本帖最後由 PaulTao 於 2012-7-3 17:10 編輯
# }$ C9 I0 f! a( r) L7 e" m# X
獨家PDFAS(Playback Designs Frequency Arrival System)時鐘技術
( x) {! q3 h: c& v" h. G9 i; q* e. S( \1 r% I' ^! M
既然jitter有好壞之分,那麼Andreas Koch就必須設計出一種完全不同於傳統的時鐘線路,以往的時鐘線路以全面降低jitter為唯一目的,但是Playback Designs的時鐘線路一方面要消除壞jitter,一方面卻要保留好jitter。這該怎麼做呢?Andreas自行開發的PDFAS技術是第一個關鍵。他先分析一般數位訊源的時鐘線路,為了讓輸出端(轉盤或電腦)與輸入端(DAC)的時鐘同步,一般數位訊源都是使用PLLs(Phase Locked Loops)相位鎖定迴路。這是一種簡單有效的設計,問題是輸出端在每個時鐘週期都會產生相位震盪,PLL也會隨之同步震盪,這個問題雖然可以用濾波線路減緩PLL的震盪幅度,但是卻依然會有相位噪訊等jitter產生。簡單的說,PLLs雖然盡力控制時鐘,但是本身卻會產生jitter,並非最理想的作法。% u4 i$ s: n" u5 D, R
' |& ]) p- t; j) ~, q5 D) K8 i
這個問題有解嗎?Andreas決定破斧沉舟,放棄使用PLLs,轉而自行開發出非常複雜的數位演算技術,用更和緩的校正演算方式,達到時鐘同步的目的,如此一來,才能徹底消除播放訊源中的壞jitter。$ `' _, D6 X/ U5 c5 t
3 e( d+ I' E. y2 d. b, g7 b, K
! b; ` r% `& { |